home *** CD-ROM | disk | FTP | other *** search
/ Internet Info 1993 / Internet Info CD-ROM (Walnut Creek) (1993).iso / standards / VGA / ncr.txt < prev    next >
Text File  |  1993-07-15  |  13KB  |  312 lines
  1.    NCR 77C22E VGA
  2.  
  3.    NCR 77C21
  4.    NCR 77C22
  5.    NCR 77C22E    4MB, 1280x1024 256 col
  6.    NCR 77C22E+
  7.  
  8.  
  9.   3C4h index  5  (R/W): Extended Function Enable Register
  10.   bit   0  Enables extended registers if set.
  11.     1  Reserved (always 0).
  12.     2  If set the Hardware Configuration registers (3C4h index 23h bit 0-3,
  13.        index 27h bit 1, index 1Fh bit 5 and index 1Eh bits 0-1) can be
  14.        modified.
  15.       3-7  Reserved
  16.  
  17.   3C4h index  8  (R): Version Number Register
  18.   bit 0-3  Chip revision
  19.       4-7  Product Code: 0=77C22, 1=77C21, 2=77C22E and >=8 is 77C22E+.
  20.  
  21.   3C4h index 0Ah (R/W): Cursor Foreground Color Register
  22.   bit 0-7  Foreground color of the Bit Mapped Cursor.
  23.        Plane 0=0 and plane 1=1.
  24.  
  25.   3C4h index 0Bh (R/W): Cursor Background Color Register 
  26.   bit 0-7  Background color of the Bit Mapped Cursor. 
  27.        Plane 0=0 and plane 1=0.
  28.  
  29.   3C4h index 0Ch (R/W): Cursor Control Register
  30.   bit   0  Cursor enable. When set enables the Bit Mapped cursor.
  31.       1-2  Cursor height select. 
  32.        0=16 lines, 1=32 lines, 2=64 lines and 3=128 lines.
  33.     3  Blink frequency select. If set the Bit Mapped Cursor is on for 16 frames
  34.        and off for another 16 frames. If clear it is on for 8 frames and off
  35.        for another 8 frames.
  36.     4  If set the Bit Mapped Cursor blinks.
  37.       5-7  Reserved.
  38.  
  39.   3C4h index 0Dh (R/W): Cursor X Location High register
  40.   bit 0-2  Bits 8-10 of the horizontal position of the Bitmapped Cursor.
  41.        The lower 8 bits are in 3C4h index 0Eh.
  42.       3-7  Reserved
  43.  
  44.   3C4h index 0Eh (R/W): Cursor X Location Low register
  45.   bit 0-7  Lower 8 bits of the horizontal position of the Bitmapped Cursor.
  46.        The upper 3 bits are in 3C4h index 0Dh.
  47.  
  48.   3C4h index 0Fh (R/W): Cursor Y Location High register
  49.   bit 0-1  Bits 8-9 of the vertical position of the Bitmapped Cursor.
  50.        The lower 8 bits are in 3C4h index 10h.
  51.       2-7  Reserved
  52.  
  53.   3C4h index 10h (R/W): Cursor Y Location Low register
  54.   bit 0-7  Lower 8 bits of the vertical position of the Bitmapped Cursor.
  55.        The upper 2 bits are in 3C4h index 0Fh.
  56.  
  57.   3C4h index 11h (R/W): Cursor X Index Register.
  58.   bit 0-5  Horizontal location of the Hot Spot from the left of the cursor.
  59.       6-7  Reserved.
  60.  
  61.   3C4h index 12h (R/W): Cursor Y Index Register.
  62.   bit 0-4  Vertrical location of the Hot Spot from the top of the cursor.
  63.       5-7  Reserved.
  64.  
  65.   3C4h index 13h (R/W): Cursor Storage Register High.
  66.   bit 0-7  Bits 8-15 of the address of the cursor bitmnap.
  67.        The lower 8 bits are in 3C4h index 14h.
  68.  
  69.   3C4h index 14h (R/W): Cursor Storage Register Low.
  70.   bit 0-7  Bits 0-7 of the address of the cursor bitmap.
  71.        The upper 8 bits are in 3C4h index 13h.
  72.  
  73.   3C4h index 15h (R/W): Cursor Storage Offset Register High.
  74.   bit 0-7  Bits 8-15 of the Cursor Storage Offset.
  75.        The lower 8 bits are in 3C4h index 16h.
  76.  
  77.   3C4h index 16h (R/W): Cursor Storage Offset Register Low.
  78.   bit 0-7  Bits 0-7 of the Cursor Storage Offset.
  79.        The upper 8 bits are in 3C4h index 15h.
  80.        If extended memory is enabled (3C4h index 1Eh bit4 set)
  81.        the Cursor Storage Offset is multiplied with 16 and added
  82.        to the Cursor Storage Address to form a 20 bit address.
  83.  
  84.   3C4h index 17h (R/W): Cursor Pixel Mask Register.
  85.   bit 0-7  Each bit set allows the corresponding bit in a pixel to be
  86.        affected by the Bitmapped Cursor.
  87.  
  88.   3C4h index 18h (R/W): Primary Host Offset Register High.
  89.   bit 0-7  Bits 8-15 of the Primary Host Offset.
  90.        The lower 8 bits are in 3C4h index 19h.
  91.  
  92.   3C4h index 19h (R/W): Primary Host Offset Register Low.
  93.   bit 0-7  Bits 0-7 of the Primary Host Offset.
  94.        The upper 8 bits are in 3C4h index 18h.
  95.        If extended memory is enabled (3C4h index 1Eh bit4 is set)
  96.        all Host addresses are modified by multiplying either the 
  97.        Primary or the Secondary Host Offset with 16 and adding
  98.        the result to the Host address.
  99.        If 3C4h index 1Eh bit is set all read operations use the
  100.        Secondary Host Offset and all write opeartions use the 
  101.        Primary Host address, otherwise both read and write operations
  102.        use the Primary Host Offset.
  103.  
  104.   3C4h index 1Ah (R/W): Display Offset Register High.
  105.   bit 0-7  Bits 8-15 of the Display Offset.
  106.        The lower 8 bits are in 3C4h index 1Bh.
  107.  
  108.   3C4h index 1Bh (R/W): Display Offset Register Low. 
  109.   bit 0-7  Bits 0-7 of the Display Offset.
  110.        The upper 8 bits are in 3C4h index 1Ah.
  111.        If extended memory and Display Offset are enabled (3C4h 
  112.        index 1Eh bit4 and 3 are both set) the Display Offset
  113.        is multiplied with 16 and added to the normal display address.
  114.  
  115.   3C4h index 1Ch (R/W): Secondary Host Offset Register High.
  116.   bit 0-7  Bits 8-15 of the Secondary Host Offset.
  117.        The lower 8 bits are in 3C4h index 1Dh.
  118.  
  119.   3C4h index 1Dh (R/W): Secondary Host Offset Register Low.
  120.   bit 0-7  Bits 0-7 of the Secondary Host Offset.
  121.        The upper 8 bits are in 3C4h index 1Ch.
  122.        If extended memory and Secondary Offset are enabled (3C4h
  123.        index 1Eh bit4 and 2 are both set) all read operations
  124.        are modified by multiplying the Secondary Offset by 16
  125.        and adding the result to the Host address.
  126.        
  127.   3C4h index 1Eh (R/W): Extended Memory Enable Register.
  128.   bit 0-1  DRAM configuration. These bits can only be modified
  129.        if 3C4h index 5 bit 2 is set. 
  130.     2  If this bit and bit 4 are set all read operations are 
  131.        modified by multiplying the Secondary Host Offset by 16
  132.        and adding the result to the host address.
  133.     3  If this bit and bit 4 are set all display addresses are 
  134.        modified by multiplying the Display Offset by 16
  135.        and adding the result to the normal display address.
  136.     4  If set extended memory is enabled.
  137.       5-7  Reserved.     
  138.  
  139.   3C4h index 1Fh (R/W): Extended Clocking Mode.
  140.   bit 0-3  If bit 4 set this determines the font width:
  141.          0   4 bit wide font
  142.          1   7 bit wide font 
  143.          2   8 bit wide font
  144.          3   9 bit wide font
  145.          4  10 bit wide font
  146.          5  11 bit wide font
  147.          6  12 bit wide font
  148.          7  13 bit wide font
  149.          8  14 bit wide font
  150.          9  15 bit wide font
  151.         0Bh 16 bit wide font
  152.     4  If set enables extended font width.
  153.     5  Clock Output enable.
  154.     6  Clock Select Bit 2
  155.     7  Reserved      
  156.  
  157.   3C4h index 20h (R/W): Extended Video Memory Addressing Register
  158.   bit   0  Addition of host address bit 16.
  159.     1  Extended chain-4 enable.
  160.       2-7  Reserved.
  161.  
  162.   3C4h index 21h (R/W): Extended Pixel Control Register
  163.   bit   0  Enable graphics byte path if set.
  164.     1  Enable packed/nibble pixel format (2 pixels of 4 bits per byte) if set.
  165.       2-7  Reserved. 
  166.  
  167.   3C4h index 22h (R/W): Bus Width Feed Back Register.
  168.   bit   0  Enables 16 bit memory access if set.
  169.     1  Enables 16 bit I/O access if set.
  170.       2-7  Reserved.
  171.  
  172.   3C4h index 23h (R/W): Performance Select Register
  173.   bit   0  Reserved  (Burst Enable).
  174.     1  Selects 3 clock RAS cycles if set. Should not be set!!
  175.     2  Enables Fast Page Mode if set. Set by external resistor.
  176.       3-5  Reserved.
  177.     6  Unlatched Memory Writes (Only in 256 color modes with OSC3).
  178.        If set limits the duration of CHRDY assertion time by limiting FIFO
  179.        fill lengths.
  180.     7  Latched Memory Reads.  If set the assertion of CHRDY can be 
  181.        eliminated during read cycles.     
  182.  
  183.   3C4h index 24h (R/W): Color Expanded Write Foreground Register.
  184.   bit 0-7  When in expanded write mode (3C4h index 26h bit 0 set) 
  185.        a monochrome bitmap can be expanded to 256 or 16 colors 
  186.        8 or 16 pixels at a time. '1' bits in the bitmap are expanded
  187.        to this color. For 16 color modes only bit 0-3 are used.   
  188.  
  189.   3C4h index 25h (R/W): Color Expanded Write Background Register.
  190.   bit 0-7  When in expanded write mode (3C4h index 26h bit 0 set) 
  191.        a monochrome bitmap can be expanded to 256 or 16 colors 
  192.        8 or 16 pixels at a time. '0' bits in the bitmap are expanded
  193.        to this color. For 16 color modes only bit 0-3 are used.   
  194.  
  195.   3C4h index 26h (R/W): Extended Read/Write Control Register.
  196.   bit   0  FG/BG Color Expansion Enable.
  197.        When set enables expansion from monochrome bitmaps to 
  198.        full color using 3C4h index 24h and 25h as fore- and background
  199.        colors.
  200.     1  Color Expansion Enable Mode 1
  201.        If set enables 256 color expansion.
  202.        If clear 8bit pixel values can be written to the framebuffer 
  203.        as in standard mode 13h.
  204.        If clear and bit 0 is set then 16 color expansion is enabled.
  205.     2  Color Expansion Enable Mode 2.
  206.        If set accesses to even adresses will work on the upper 4 bits
  207.        of the data at the even address and the lower 4 bits of the
  208.        data at the following odd ddress.
  209.        This mode should only be used when the 77C22E is configured
  210.        as a 16 bit device and only with even adresses.
  211.     3  Planar to Packed Pixel Conversion Enable
  212.        Enables 16/256 color pixel expansion when set.
  213.        This bit should always be set when bit 1 is. 
  214.     4  Packed Pixel Mask Enable
  215.        When in packed pixel modes, this bit is set to enable pixel masking
  216.        operations. This bit should be set when bit 1 is.
  217.     5  Packed Pixel Color Compare
  218.        When set configures the color compare logic to operate on packed
  219.        pixel data. This bit should be set when bit 1 is.
  220.     6  Quad Word Read Latch for Writes
  221.        If set 64 bits are written when 16 bit latched write operations
  222.        ocurs in write mode 1. Allows fast copy of data within the framebuffer.
  223.     7  Address Toggle
  224.        When bit 6 is set this bit specifies how address information is
  225.        maintained with the latched data.  
  226.   
  227.   3C4h index 27h (R/W): Miscellaneous Feature Select Register.
  228.   bit   0  Extended Palette addressing enable.
  229.        If set I/O address bit 15 is passed to the RS2 pin of the
  230.        palette DAC chip, so that I/O address 03C6h - 03C9h address
  231.        the first 4 registers of the DAC chip and 83C6h - 83C9h 
  232.        address four other registers. 
  233.        Useful for advanced DACs with overlay and command registers.
  234.   bit   1  If set the 77C22E outputs DRAM interface signals for direct
  235.        interfacing with 64K x 16 DRAMS.
  236.   bit   2  If set this bit disables the address decoding for the BIOS
  237.        rom at C000h-C7FFFh thus allowing this area to be used for 
  238.        other adapters.
  239.   bit   3  User Defined Output (I/O Control pin 2).
  240.        This bit is output on pin 2 for clock control.
  241.  
  242.   3C4h index 30h (R/W): Extended Horizontal Timings Register.
  243.   bit   0  Horizontal Total bit 8.
  244.        Bit 8 of the Horizontal Total register.
  245.        Bits 0-7 are in 3d4h index 4.
  246.     1  Horizontal Display Enable End bit 8.
  247.        Bit 8 of the Horizontal Display Enable End register.
  248.        Bits 0-7 are in 3d4h index 2.
  249.     2  Start Horizontal Blanking bit 8.
  250.        Bit 8 of the Start Horizontal Blanking register.
  251.        Bits 0-7 are in 3d4h index 1.
  252.     3  Start Horizontal Retrace bit 8.
  253.        Bit 8 of the Start Horizontal Retrace register.
  254.        Bits 0-7 are in 3d4h index 0.
  255.     4  Interlace Enable.
  256.        Enables interlace video for high resolution graphics modes. 
  257.       5-7  Reserved.
  258.   Note: The extended Function Enable Register (3C4h index 5) bit 0
  259.     must be 1 to access this register.
  260.  
  261.   3C4h index 31h (R/W): Extended Start Address Register
  262.   bit 0-3  Display Start Address bit 16-19. 
  263.        (bit 0-15 are in 3d4h index Ch and Dh).
  264.       4-7  Reserved.   
  265.  
  266.  
  267.   ID NCR VGA:
  268.  
  269.   if testinx2($3c4,5,$ff) then
  270.   begin
  271.     wrinx($3c4,5,0);   {Lock extensions}
  272.     if not testinx2($3c4,$10,$ff) then
  273.     begin
  274.       wrinx($3c4,5,1);
  275.       if testinx2($3c4,$10,$ff) then
  276.     case rdinx($3c4,8) div 16 of
  277.       0:NCR 77C20;
  278.       1:NCR 77C21;
  279.       2:NCR 77C22E;
  280.       8..15:NCR 77C22E+;
  281.     end;
  282.     end;
  283.   end;  
  284.  
  285.  
  286.   Video Modes:
  287.  
  288.   54h T  132   50  16  (8X8)  
  289.   55h T  132   25  16  (8x16) 
  290.   56h T  132   50   4  (8x8)
  291.   57h T  132   25   4  (8x16) 
  292.   58h G  800  600  16  planar
  293.   59h G  800  600   2  
  294.   5Ah G 1024  768   2  
  295.   5Bh G 1024  768  16  planar (Interlaced)  
  296.   5Ch G  800  600 256  packed
  297.   5Dh G 1024  768  16  planar
  298.   5Eh G  640  400 256  packed 
  299.   5Fh G  640  480 256  packed
  300.   61h G 1024  768 256  packed (Interlaced)    22E !!
  301.   62h G 1024  768 256  packed                 22E !!  
  302.   67h G 1280 1024  16  planar (Interlaced)    22E !! 
  303.   6Ah G 1280 1024 256  packed (Interlaced)    22E !!
  304.   6Bh G 1280  960 256  packed                 22E !!
  305.   70h G  640  480 32k  Sierra 15-bit          22E !! 
  306.   71h G  800  600 32k  Sierra 15-bit          22E
  307.   78h G  640  480 64k  Sierra 16-bit/XGA      22E
  308.   79h G  800  600 64k  Sierra 16-bit/XGA      22E
  309.  
  310. Note: Modes above 57h may require a driver (setmode.sys)( to be loaded
  311.       depending on BIOS version.
  312.